Xem trước tài liệu

Đang tải tài liệu...

Thông tin chi tiết tài liệu

Định dạng: PDF
Số trang: 9 trang
Dung lượng: Đang cập nhật

Giới thiệu nội dung

Bit Manipulation Accelerator for Communication Systems Digital Signal Processor

Tác giả: Sug H. Jeong, Myung H. Sunwoo, Seong K. Oh

Lĩnh vực: EURASIP Journal on Applied Signal Processing

Nội dung tài liệu:

Bài báo này đề xuất các tập lệnh chuyên dụng cho ứng dụng và bộ xử lý thao tác bit (BMU) của nó, hỗ trợ hiệu quả mã hóa xáo trộn, mã hóa xoắn, đan xen và ghép kênh luồng bit. Bộ xử lý tín hiệu số (DSP) được đề xuất sử dụng BMU hỗ trợ các phép toán dịch song song và XOR (hoặc loại trừ) cùng các phép toán chèn/trích xuất bit trên nhiều dữ liệu. Kiến trúc được đề xuất đã được mô hình hóa bằng VHDL và tổng hợp bằng thư viện ô tiêu chuẩn 0.18 µm SEC. Số lượng cổng của BMU chỉ khoảng 1700 cổng. So sánh hiệu suất cho thấy số chu kỳ xung nhịp có thể giảm khoảng 40%~80% cho mã hóa xáo trộn, mã hóa xoắn và đan xen so với các DSP hiện có. Kiến trúc đề xuất này có thể dễ dàng triển khai các tiêu chuẩn truyền thông khác nhau và do đó, có thể được sử dụng cho các nền tảng truyền thông thế hệ tiếp theo.

Mục lục chi tiết:

  • 1. INTRODUCTION
  • 2. BIT MANIPULATIONS AND EXISTING DSP ARCHITECTURES
    • 2.1. Bit manipulations
    • 2.2. Existing DSP architectures for bit manipulations
  • 3. PROPOSED BIT MANIPULATION INSTRUCTIONS AND THEIR HARDWARE
    • 3.1. SCB and CONV instructions for shift-XOR array
    • 3.2. PUNC instruction for bit extraction/insertion logic and bit-loadable register
    • 3.3. Operation examples of the BMU
  • 4. IMPLEMENTATION RESULTS AND PERFORMANCE COMPARISONS
  • 5. CONCLUSIONS