Thiết Kế Hệ Thống Xử Lý Ảnh Số Trên Nền FPGA

Thiết Kế Hệ Thống Xử Lý Ảnh Số Trên Nền FPGA

Nhóm sinh viên thực hiện: Ngô Hải Bắc, Đỗ Trung Hiếu

Lớp: Điều khiển tự động 1 – K48

Giáo viên hướng dẫn: Ts. Lưu Hồng Việt

Nội dung tài liệu:

Đồ án này tập trung nghiên cứu các khái niệm cơ bản về Thị giác máy tính và xử lý ảnh số. Mục tiêu chính là xây dựng một hệ thống cảm biến thị giác hoạt động trên nền phần cứng vi mạch khả trình FPGA. Hệ thống này sẽ đảm nhiệm các chức năng cốt lõi của một cảm biến thị giác: tiếp nhận thông tin từ hình ảnh, xử lý và phục vụ cho các quá trình phân tích chuyên sâu hơn.

Nội dung đồ án được trình bày qua ba phần chính. Phần một đi sâu vào các khái niệm nền tảng của hệ thống thị giác máy tính, các ứng dụng và thành phần cấu tạo, đồng thời cung cấp kiến thức cơ sở về xử lý ảnh số. Phần hai giới thiệu chi tiết về FPGA, hãng Xilinx cùng các công cụ phát triển, và vi mạch tích hợp XST 3S1000 của hãng XESS. Phần ba mô tả phương án thực thi hệ thống thị giác máy trên nền FPGA, bao gồm việc xây dựng các thành phần thu thập, lưu trữ, xử lý và hiển thị ảnh, cùng với phương án mô phỏng và kiểm tra hoạt động. Cuối cùng, đồ án tổng kết các kết quả đạt được, phân tích ưu nhược điểm và hiệu quả của giải pháp, cũng như đề xuất các hướng phát triển trong tương lai.

Mục lục chi tiết:

• Lời cảm ơn
• Mục lục
• Danh mục các hình vẽ trong đồ án tốt nghiệp
• Mở đầu
• Phần 1: Cơ sở lý thuyết xử lý ảnh số
• Khái quát về hệ thống Thị giác máy tính và Cảm biến thị giác
• Các thành phần của hệ thống xử lý ảnh
• Thành phần thu thập ảnh, Camera và vấn đề định dạng ảnh
• Thành phần xử lý ảnh
• Các khái niệm cơ bản của xử lý ảnh số
• Các thuật toán xử lý ảnh số
• Một số giải pháp phần cứng cho hệ thống thị giác máy
• FPGA
• DSP Processor
• Mainboard, laptop
• Phần 2: Khái quát về FPGA và mạch phát triển XST 3S1000 của XESS
• Giới thiệu chung về FPGA và ngôn ngữ VHDL
• Khái niệm và ứng dụng FPGA
• Kiến trúc FPGA
• Configurable Logic Blocks (CLBs)
• Configurable I/O Blocks
• Programmable Interconnect
• Mạch đồng hồ (Clock Circuitry )
• So sánh giữa cấu trúc nhỏ và cấu trúc lớn
• So sánh giữa SDRAM Programming và Anti-fuse programming
• Cấu trúc FPGA của Spartan 3
• Trình tự thiết kế một chip
• Ghi các đặc điểm kĩ thuật
• Chọn công nghệ
• Chọn một hướng tiếp cận thiết kế
• Chọn công cụ tổng hợp
• Thiết kế chip
• Mô phỏng – cái nhìn tổng quan về thiết kế
• Tổng hợp
• Place and Route
• Mô phỏng lại – tổng quan cuối cùng
• Kiểm tra
• Ngôn ngữ mô tả phần cứng VHDL
• Trình tự thiết kế một chíp dựa trên VHDL
• Giới thiệu mạch phát triển XST 3S 1000 của hãng XESS
• XSA-3S1000
• XST-3.0 (XStend Board)
• Giới thiệu hãng Xilinx và các công cụ lập trình
• Hãng Xilinx
• ISE 9.2
• LogicCore 9.2
• EDK 9.2
• System Generator 9.2
• Phần 3: Xây dựng hệ thống xử lí ảnh động trên nền FPGA
• Sơ đồ cấu trúc hệ thống xử lí ảnh động
• Xây dựng hệ thống thu thập, lưu trữ, xử lý và hiển thị ảnh
• Thành phần thu thập ảnh Framegrabber
• Lưu dữ liệu từ Framegrabber vào SDRAM
• Các cơ chế ghi đọc SDRAM: SDRAM Controller, Dual Port SDRAM
• SDRAM Controller
• Pipeline Read Operation
• Pipeline Write Operation
• Dualport Module for the SDRAM Controller
• Image Processing core
• Hiển thị ảnh lên VGA: VGA Generator
• VGA Color Signals
• VGA Signal Timing
• Nguyên tắc hoạt động của VGA Generator
• Picoblaze và hệ thống điều khiển trung tâm
• Khái quát PicoBlaze
• KCPSM3 Module
• Kết nối với bộ nhớ ROM chương trình
• Sơ đồ cấu trúc của khối xử lý trung tâm
• Thuật toán của chương trình
• Thiết kế giao diện điều khiển hệ thống
• Chức năng
• Mô phỏng và kết quả
• Phương án mô phỏng
• Kết quả
• Kết luận
• Tài liệu tham khảo