Xem trước tài liệu

Đang tải tài liệu...

Thông tin chi tiết tài liệu

Định dạng: PDF
Số trang: 24 trang
Dung lượng: 373 KB

Giới thiệu nội dung

Giải Pháp Tối Ưu Công Suất Tiêu Thụ Cho Các Kiến Trúc Mạng Trên Chip

Tác giả: Phan Hải Phong

Lĩnh vực: Công nghệ Điện tử Viễn thông

Nội dung tài liệu:

Luận án Tiến sĩ này tập trung vào việc nghiên cứu và đề xuất giải pháp nhằm tối ưu hóa công suất tiêu thụ cho các kiến trúc mạng trên chip (Network on Chip – NoC). Luận án phân tích các nguyên nhân gây tiêu thụ năng lượng trên vi mạch, đồng thời tìm hiểu các phương pháp thiết kế tiêu thụ năng lượng thấp đã được áp dụng. Đặc biệt, luận án đi sâu vào phương pháp điều khiển tỷ lệ điện áp – tần số động (DVFS) và thuật toán logic mờ để đề xuất giải pháp điều khiển công suất tiêu thụ cho mạng trên chip dạng 2D-mesh.

Mục lục chi tiết:

  • Chương 1: Phương pháp thiết kế vi mạch theo hướng công suất tiêu thụ thấp
  • Chương 2: Mạng trên chip và một số vấn đề về tối ưu năng lượng tiêu thụ