Tóm tắt luận văn thạc sỹ ngành Kỹ thuật điện tử: Thiết kệ bộ điều chế – giải điều chế QPSK trên FPGA

Thiết Kế Bộ Điều Chế – Giải Điều Chế QPSK Trên FPGA

Tác giả: Nguyễn Vũ Quang

Lĩnh vực: Kỹ thuật điện tử

Nội dung tài liệu:

Luận văn này tập trung vào việc nghiên cứu kỹ thuật điều chế và giải điều chế tín hiệu, ứng dụng thuật toán xử lý tín hiệu số để thiết kế bộ điều chế tín hiệu QPSK và bộ giải điều chế QPSK trên công nghệ chip trắng lập trình được (FPGA) sử dụng ngôn ngữ mô tả phần cứng (VHDL). Nghiên cứu đề cập đến các phương thức điều chế, giải điều chế tín hiệu, đặc biệt là kỹ thuật điều chế và giải điều chế QPSK. Luận văn cũng trình bày về kỹ thuật tổng hợp tần số trực tiếp DDS và thuật toán CORDIC, là những công cụ quan trọng trong việc thiết kế các bộ tổng hợp số. Một phần quan trọng của luận văn là thiết kế và thực hiện bộ điều chế và giải điều chế QPSK trên FPGA, sử dụng ngôn ngữ VHDL và các công cụ phát triển của Xilinx. Cuối cùng, luận văn đưa ra các kết quả thực nghiệm và nhận xét.

Mục lục chi tiết:

• MỞ ĐẦU
• Chương 1 – TỔNG QUAN
• 1.1 Lý thuyết điều chế và giải điều chế tín hiệu
• 1.1.1 Các tín hiệu điều chế và sóng mang vô tuyến
• 1.1.2 Điều chế băng gốc
• 1.1.3 Mô tả tín hiệu RF
• 1.2. Các kỹ thuật điều chế, giải điều chế cơ bản
• 1.2.1. ASK, BPSK, M-QAM, FSK
• 1.2.2. Tương quan và khoảng cách giữa các tín hiệu
• 1.2.3. Giải điều chế kết hợp
• 1.3. Điều chế và giải điều chế QPSK
• 1.3.1. Điều chế QPSK
• Điều chế QPSK dựa trên DDS
• Điều chế QPSK cơ bản
• 1.3.2. Giải điều chế QPSK
• Khôi phục sóng mang bằng vòng lặp Costas (Costas loop)
• 1.3.3 Tổng hợp tần số trực tiếp DDS
• 1.3.4. Thuật toán CORDIC
• Chương 2 – THIẾT KẾ BỘ ĐIỀU CHẾ VÀ GIẢI ĐIỀU CHẾ QPSK TRÊN FPGA
• 2.1. Lựa chọn công nghệ FPGA
• 2.2. Ứng dụng thuật toán CORDIC thiết kế và mô phỏng NCO
• 2.2.1. Nguyên lý và sơ đồ khối
• 2.2.2. Thiết kế các khối chức năng
• Chương 3 Kết quả và nhận xét