Xem trước tài liệu

Đang tải tài liệu...

Thông tin chi tiết tài liệu

Định dạng: PDF
Số trang: 27 trang
Dung lượng: 670 KB

Giới thiệu nội dung

Tối ưu hóa và đánh giá hiệu năng của tổ chức cache trong hệ thống vi xử lý thế hệ sau

Tác giả: Hồ Văn Phi

Lĩnh vực: Kỹ thuật Viễn thông

Nội dung tài liệu:

Công trình này tập trung nghiên cứu kiến trúc CMP đa luồng, đặc biệt là tổ chức cache đa cấp và các chính sách thay thế cache nhằm mục tiêu tối ưu hóa và đánh giá hiệu năng của hệ thống vi xử lý thế hệ sau. Nghiên cứu phân tích ảnh hưởng của tổ chức cache đa cấp và các chính sách thay thế cache đến hiệu năng của CMP đa luồng. Đồng thời, xây dựng các mô hình kiến trúc CMP đa luồng, đa cấp cache, tiến hành phân tích và đánh giá hiệu năng của các kiến trúc để lựa chọn tổ chức cache tối ưu. Ngoài ra, luận án còn nghiên cứu ảnh hưởng của mạng liên kết giữa các lõi trên chip đến hiệu năng của CMP đa luồng để từ đó lựa chọn cấu hình OCIN phù hợp với kiến trúc CMP đa luồng.

Mục lục chi tiết:

  • Chương 1: Tổng quan về kiến trúc CMP đa luồng.
  • Chương 2: Nghiên cứu tổ chức cache, chính sách thay thế cache trong kiến trúc CMP đa luồng.
  • Chương 3: Phân tích đánh giá hiệu năng của tổ chức cache trong kiến trúc CMP đa luồng.
  • Chương 4: Giải pháp tối ưu hóa hiệu năng của tổ chức cache trong kiến trúc CMP đa luồng.